Semiconductor -bedrijf AMD waarschuwt voor een nieuwe reeks kwetsbaarheden die een breed scala aan chipsets beïnvloeden die kunnen leiden tot openbaarmaking van informatie.
De gebreken, gezamenlijk transient planner -aanvallen (TSA) genoemd, manifesteren zich in de vorm van een speculatief zijkanaal in zijn CPU’s die gebruikmaken van de uitvoeringstiming van instructies onder specifieke microarchitecturale omstandigheden.
“In sommige gevallen kan een aanvaller deze timinginformatie gebruiken om gegevens uit andere contexten af te leiden, wat resulteert in informatielekkage,” zei AMD in een advies.
Het bedrijf zei dat kwesties werden ontdekt als onderdeel van een studie gepubliceerd door Microsoft en ETH Zürich -onderzoekers over het testen van moderne CPU’s tegen speculatieve uitvoeringsaanvallen zoals meltdown en voorafschaduwing door stresstests isolatie tussen beveiligingsdomeinen zoals virtuele machines, kernel en processen.
Na verantwoorde openbaarmaking in juni 2024 zijn de problemen de onderstaande CVE -identificatiegegevens toegewezen –
- CVE-2024-36350 (CVSS -score: 5.6) – Een tijdelijke uitvoeringskwetsbaarheid bij sommige AMD -processors kan een aanvaller in staat stellen gegevens uit eerdere winkels af te leiden, wat mogelijk resulteert in de lekkage van bevoorrechte informatie
- CVE-2024-36357 (CVSS -score: 5.6) – Een tijdelijke uitvoeringskwetsbaarheid bij sommige AMD -processors kan een aanvaller in staat stellen gegevens af te leiden in de L1D -cache, wat mogelijk resulteert in de lekkage van gevoelige informatie over bevoorrechte grenzen
- CVE-2024-36348 (CVSS -score: 3.8) – Een tijdelijke uitvoeringskwetsbaarheid bij sommige AMD -processors kan een gebruikersproces toestaan om de besturingsregisters speculatief af te leiden, zelfs als UMIP (3) -functie is ingeschakeld, mogelijk resulterend in informatielekkage
- CVE-2024-36349 (CVSS -score: 3.8) – Een tijdelijke uitvoeringskwetsbaarheid bij sommige AMD -processors kan een gebruikersproces toestaan om TSC_AUX af te leiden, zelfs wanneer een dergelijke lezing is uitgeschakeld, wat mogelijk resulteert in informatielekkage
AMD heeft TSA beschreven als een “nieuwe klasse van speculatieve zijkanalen” die de CPU’s beïnvloedt, waarin staat dat het microcode -updates heeft vrijgegeven voor getroffen processors –
- 3e gen Amd Epyc -processors
- 4e Gen Amd Epyc -processors
- AMD Instinct Mi300a
- AMD Ryzen 5000 -serie Desktop -processors
- AMD Ryzen 5000 -serie Desktop -processors met Radeon Graphics
- AMD Ryzen 7000 Series Desktop -processors
- AMD Ryzen 8000 -serie processors met Radeon Graphics
- AMD Ryzen ThreadRipper Pro 7000 WX-serie processors
- AMD Ryzen 6000 -serie processors met Radeon Graphics
- AMD Ryzen 7035 -serie processors met Radeon Graphics
- AMD Ryzen 5000 -serie processors met Radeon Graphics
- AMD Ryzen 7000 -serie processors met Radeon Graphics
- AMD Ryzen 7040 -serie processors met Radeon Graphics
- AMD Ryzen 8040 -serie mobiele processors met Radeon Graphics
- AMD Ryzen 7000 -serie mobiele processors
- AMD EPYC ingebed 7003
- AMD EPYC ingebed met 8004
- AMD EPYC ingebed 9004
- AMD EPYC ingebed 97×4
- Amd ryzen ingebed 5000
- Amd Ryzen heeft 7000 ingebed
- Amd ryzen ingebed v3000
Het bedrijf merkte ook op dat instructies die gegevens uit het geheugen lezen, kunnen ervaren wat wordt aangeduid als “valse voltooiing”, die plaatsvindt wanneer CPU -hardware verwacht dat de laadinstructies snel zullen voltooien, maar er bestaat een voorwaarde die voorkomt dat het gebeurt –
In dit geval kunnen afhankelijke bewerkingen worden gepland voor uitvoering voordat de valse voltooiing wordt gedetecteerd. Aangezien de belasting niet daadwerkelijk is voltooid, worden gegevens die aan die belasting zijn gekoppeld als ongeldig beschouwd. De belasting wordt later opnieuw uitgevoerd om succesvol te voltooien, en eventuele afhankelijke bewerkingen zullen opnieuw worden uitgevoerd met de geldige gegevens wanneer deze gereed is.
In tegenstelling tot ander speculatief gedrag, zoals voorspellende winkelstuur, resulteren belastingen die een valse voltooiing ervaren niet in een eventuele pijplijnspoeling. Hoewel de ongeldige gegevens die aan een valse voltooiing zijn gekoppeld, kunnen worden doorgestuurd naar afhankelijke bewerkingen, laden en opslaan instructies die deze gegevens verbruiken niet zal proberen gegevens op te halen of een cache of TLB -status bij te werken. Als zodanig kan de waarde van deze ongeldige gegevens niet worden afgeleid met behulp van standaard tijdelijke zijkanaalmethoden.
In processors die door TSA worden getroffen, kunnen de ongeldige gegevens echter van invloed zijn op de timing van andere instructies die door de CPU worden uitgevoerd op een manier die door een aanvaller kan worden gedetecteerd.
De chipmaker zei dat het twee varianten van TSA, TSA-L1 en TSA-SQ heeft geïdentificeerd, gebaseerd op de bron van de ongeldige gegevens die zijn gekoppeld aan een valse voltooiing: de L1-gegevenscache of de CPU Store-wachtrij.
In een worst-case scenario kunnen succesvolle aanvallen worden uitgevoerd met behulp van TSA-L1- of TSA-SQ-fouten leiden tot informatielekkage van de kernel van de besturingssysteem naar een gebruikersapplicatie, van een hypervisor tot een gastenvirtuele machine of tussen twee gebruikerstoepassingen.
Hoewel TSA-L1 wordt veroorzaakt door een fout in de manier waarop de L1-cache microtags gebruikt voor data-cache-lookups, ontstaan TSA-SQ-kwetsbaarheden wanneer een laadinstructie ten onrechte gegevens uit de CPU Store-wachtrij haalt wanneer de benodigde gegevens nog niet beschikbaar zijn. In beide gevallen kan een aanvaller gegevens afleiden die aanwezig zijn binnen de L1 -cache of gebruikt door een oudere winkel, zelfs als ze in een andere context werden uitgevoerd.
Dat gezegd hebbende, het exploiteren van deze gebreken vereist een aanvaller om kwaadaardige toegang tot een machine te verkrijgen en de mogelijkheid heeft om willekeurige code uit te voeren. Het is niet exploiteerbaar via kwaadaardige websites.
“De voorwaarden die nodig zijn om TSA te exploiteren zijn meestal voorbijgaand omdat zowel de microtag als de winkelwachtrij worden bijgewerkt nadat de CPU de valse voltooiing heeft gedetecteerd,” zei AMD.
“Bijgevolg moet een aanvaller, om gegevens betrouwbaar gegevens betrouwbaar te maken, het slachtoffer meestal vele malen aanroepen om herhaaldelijk de voorwaarden voor de valse voltooiing te creëren. Dit is waarschijnlijk mogelijk wanneer de aanvaller en het slachtoffer een bestaand communicatiepad hebben, zoals tussen een toepassing en de OS -kernel.”
